ゲート抵抗によるスイッチングノイズ対策

電源におけるスイッチングノイズは、多かれ少なかれ、必ず発生するものです。基本的にはスイッチング周波数が高ければ高いほどノイズが出やすく、低いほどノイズは小さくなる傾向にあります。ただし、スイッチング電源としての機能を満たすためには、電源効率など保った上で、伝導ノイズの規格内に収めるよう設計することが求められます。

スイッチングノイズを低減する方法には様々な方法が存在しますが、今回は「ゲート抵抗によるスイッチングノイズ対策」をお伝えします。

ゲート抵抗値の適正化

一般的にスイッチング素子のゲート抵抗の値を大きくすると、ターンオン・ターンオフ時間が遅くなり、ノイズを抑制することが可能となります。しかしながら、ゲート抵抗の値を大きくすると、ノイズを抑制することができる一方で、反対に効率は低下します。

〇ゲート抵抗の値を小さくすると・・・ノイズ対策↘　効率改善↗

〇ゲート抵抗の値を大きくすると・・・ノイズ対策↗　効率改善↘

上記の通り、ノイズ対策と効率改善はトレードオフの関係にあるのです。そのため、ノイズ対策・効率改善の双方と電源用途を鑑みた上で、どの機能を優先すべきか決定し、バランス良く設定することが非常に重要といえます。

ゲート抵抗をスイッチング素子の近くに配置する

ゲート抵抗におけるノイズ対策としては、ノイズ・効率の双方を鑑みて値を最適化することに加えて、ゲート抵抗の配置位置にも注意を払う必要があります。例えば、スイッチング素子の遠くにゲート抵抗を配置すると、パターンのL成分がノイズとして乗ってしまい、ノイズが増幅してしまう恐れがあります。このような事態を防ぐため、ゲート抵抗はスイッチング素子の近くに配置するようにしましょう。

低ノイズのカスタム電源の開発・設計のことなら、電源開発・設計ソリューションにお任せください！

いかがでしたでしょうか。今回は、「ゲート抵抗によるスイッチングノイズ対策」をご紹介しました。電源開発・設計ソリューションを運営するペックでは、小ロットからカスタム電源の開発・設計を承っております。さらには、開発・設計のみならず、製造・評価まで一貫対応しており、これまで幅広いお客様のご要望を実現してまいりました。カスタム電源開発・設計に関するご依頼がございましたら、お気軽にご相談ください。