スイッチングノイズ対策におけるスイッチング素子の選定時の注意点

ノイズの発生源となる中でも特にスイッチ素子であるメインスイッチングのFETやトランスでの整流のダイオードからのノイズは、無視できません。ここでは、ノイズ対策におけるスイッチング素子の選定時の注意点について簡単にまとめます。

注意点①：メインスイッチング素子（1次側FET等）の確認

選定時に確認を行う項目

項目①：スイッチング速度（dV/dt, dI/dt）

スイッチング速度が速いと、スイッチング損失は小さく（効率Up）なりますが、高周波ノイズ（EMI）が増加します。

FETのスイッチング速度が「適度に遅い」ものを選ぶことで、EMIを抑制できます。

※ノイズ低減と効率Upは、トレードオフの関係があるため、仕様等を考慮してバランスを取る必要があります。

また、スイッチング素子の最新が必ずしも一番良い理由でなく、それぞれの世代によって特徴がありますので、その特徴なども考慮した上で選定する必要があります。

対策方法

・スルーレートが速すぎないFETを選ぶ

※ゲート抵抗を追加してスイッチング速度を調整する

項目②：出力容量（C_oss）

C_ossはドレイン−ソース間の出力容量で、スイッチング時の電圧リンギングやEMIに影響します。特にターンオフ時の高周波ノイズに関与します。

対策方法

・C_ossが小さいFETを選ぶことで、ノイズ低減に寄与

・※もしくはC_oss特性を把握し、スナバ回路を併用する

項目③：ゲート電荷（Q_g）

Q_gが小さいと高速スイッチングが可能 → 効率は上がるがノイズも増える

EMIを抑えたい場合は、極端に小さいQ_gのFETを避けるのが無難

対策方法

・適度なQ_gのFETを選定し、スイッチング速度とノイズのバランスを取る

項目④：パッケージの寄生インダクタンス

FETパッケージ内の寄生インダクタンスが大きいと、ノイズやリンギングが悪化します。

特に高速スイッチング時にはパッケージの構造がEMIに直結します。

対策方法

・低インダクタンス・低ESLパッケージ（PowerPAK, LFPAK, TOLLなど）を選ぶ

※ドレイン・ソース・ゲートの配線長も短くすることが大切（レイアウト設計とセットで検討）

項目⑤：ボディダイオード特性（リカバリ電荷 Q_rr）

ハードスイッチングでは、FET内蔵のボディダイオードの逆回復電流がノイズ源になることがあります。

特に同期整流回路では、Q_rrが小さいFET（例えばショットキーダイオード特性を持つもの）が有利です。

対策方法

・低Q_rrまたはソフトリカバリ特性のFETを選定

ノイズ対策向けFET選定のポイントまとまとめ

項目	EMI対策のための選定方針
スイッチング速度 (dV/dt)	高すぎない、適度な速度
出力容量 Coss	小さい方が望ましい
ゲート電荷 Qg	中程度（極端に小さくしない）
パッケージ	低インダクタンス型パッケージ
ボディダイオード	Qrrの小さいFETを選ぶ

回路上での工夫（対策）

工夫①：スイッチング速度（立ち上がり／立ち下がり時間）の制御

・急激な立ち上がり／立ち下がりは高周波ノイズを誘発するため、スイッチング速度を抑えることでノイズを低減できます。

・ゲート抵抗を追加してスイッチング速度を制御。

・特にGaNやSiCなどの高速デバイスは、制御しないとノイズが顕著に出やすい。

 工夫②：スナバ回路の使用

・スイッチング素子の端子間の電圧・電流変化を緩和することでノイズ抑制。

・CRスナバやDCRスナバなど。

工夫③：ソフトスイッチング方式の導入

・ZVS（Zero Voltage Switching）やZCS（Zero Current Switching）などの方式を使って、スイッチング時の損失とノイズを抑制。

・ハードスイッチングより回路が複雑になるが、ノイズ低減には非常に効果的。

工夫：④スイッチング周波数の最適化

・EMIのスペクトルをずらすことで、他の機器への干渉を避ける。

・スペクトラム拡散（Spread Spectrum）方式を使うことで、ピークノイズを低減可能。

 工夫⑤：レイアウト最適化（寄生成分の低減）

・スイッチング素子周辺のループ面積を最小化。

・GNDプレーンとの適切な結合やデカップリングコンデンサの配置。

・高dV/dtノードを小さく、短く配線。

工夫⑥：シールド・フィルタリングとの併用

・スイッチング素子だけでなく、入力・出力端子にフィルタを設ける。

・シールドケースやメタルベース基板などのEMIシールドとの併用も有効。

注意点②：次側ダイオード選定

選定時に確認を行う項目

項目①：逆回復特性（Reverse Recovery Time / Qrr）に注意

・EMIの主な原因の1つが、ダイオードの逆回復時の急激な電流変化（di/dt）です。

・このdi/dtがトランスや配線の寄生インダクタンスと結合し、高周波ノイズを生成。

対策方法

・ショットキーバリアダイオード（SBD） → 原理的に逆回復電流がほとんどなく、EMI対策に非常に有効。

・ウルトラファストリカバリダイオード（Qrrが数十nC以下）も選択肢。

※通常の整流ダイオード（1N400xなど）やリカバリの遅いファストリカバリダイオードは高周波ノイズ源になりやすいので避ける。

項目②：寄生インダクタンスとの共振に注意

・ダイオードの逆回復電流と、トランスの巻線や配線の寄生インダクタンスとの組み合わせが共振回路を形成し、リングノイズ（リンギング）の原因になる。

対策方法

・ダイオード周辺の配線長を最小限にして、ループ面積を小さくする。

・スナバ回路（CRスナバなど）でリング抑制。

項目③：スイッチング速度に応じた適切な選定

・高速スイッチング（例：>100kHz）では、Qrrが大きいとスイッチング素子（FET）との相互作用でEMIが増加。

・高速駆動の電源回路では、SiCショットキーダイオードなどの超低Qrr品を使用すると、ノイズ抑制に効果的。

項目④：リーク電流と熱暴走によるノイズの増加に注意

・ショットキー系のダイオードは高温時にリーク電流が増加しやすく、これが間接的にノイズ源となる可能性。

・放熱対策をしっかり取らないと、熱暴走 → リーク増加 → EMI増加という悪循環に。

対策方法

・放熱設計（ヒートシンク、銅箔面積増加）

・Tj（接合部温度）に余裕を持った定格選定

項目⑤：EMIフィルタとの相性（スナバ・フィルタ回路）

・ダイオードのリカバリ特性に応じて、スナバ回路やEMIフィルタの設計を最適化する必要があります。

・逆回復のタイミングで発生する高周波成分を含んだ電圧/電流変化が、EMIフィルタの効果を妨げる可能性も。

項目⑥：ダイオードの配置（レイアウト）もEMIに影響

 ・高速スイッチングループ（整流回路含む）のループ面積を小さくすることが重要。

・パターン上、ダイオードとスイッチ素子のGND経路が共通化していないかも確認。

・GNDノイズやループノイズが不要輻射ノイズの源になることが多い。

　　　　　　　　 　　

ノイズ対策向け2次側ダイオード選定のポイントまとめ

チェック項目	理由・目的
Qrrが小さいか（または0）	逆回復電流による高周波ノイズ防止
配線・配置が最適か	寄生インダクタンスによるリンギング抑制
VF・リーク電流に注意	発熱・熱暴走によるノイズ源を抑制
放熱設計がされているか	高温リーク増加によるEMI悪化防止
EMIフィルタ・スナバと整合性があるか	全体としてのノイズ最適化

回路上での工夫（対策）

2次側ダイオード部分でもCRスナバ回路追加やダイオード素子周辺のループ面積を最小化など回路上での工夫も必要です。

備考

昨今では、2次側ダイオード部分をスイッチ素子（FETなど）に置き換える同期整流方式等もあります。これに関しては、1次側スイッチング素子と同様な対応方法でノイズを軽減できます。

ノイズに関して、それぞれの素子によって確認項目は、基本同じと考えて注意を払えば低ノイズ化は、可能です。